Use este identificador para citar ou linkar para este item: https://repositorio.unipampa.edu.br/jspui/handle/riu/1934
Tipo: Trabalho de Conclusão de Curso
Título: Filtros reconfiguráveis em tecnologia CMOS para circuitos receptores de RF Multi-Padrão
Autor(es): Oliveira, Mateus Cesar Santos de
Primeiro Orientador: Aguirre, Paulo César Comassetto de
Resumo: Este trabalho apresenta o projeto de dois filtros Gm-C reconfiguráveis de banda base aplicados a circuitos receptores do tipo zero-IF multi-padrões desenvolvidos no processo CMOS 180 nm da TSCM. O primeiro filtro é composto por uma série de OTAs (Amplificadores Operacionais de Transcondutância) em paralelo que são ativados ou desativados através de dois bits utilizados para controlar a frequência de corte. Com esta configuração, quatro modos de operação são possíveis. As simulações pós-leiaute indicam que o filtro opera com larguras de banda de 2,54/5,11/7,68/10,29 MHz com consumo de energia entre 10,27 a 12,69 mW. Entretanto, o circuito apresentou baixa linearidade (IIP3 < 4 dBm) e a escalabilidade do consumo de energia foi comprometida pelo circuito de controle de modo comum (CMFB). Esse filtro digitalmente reconfigurável foi fabricado e medido. O segundo filtro foi desenvolvido com o intuito de explorar técnicas para a correção dos problemas do filtro anterior. Neste sentido, foi utilizado como base uma célula transcondutora com a aplicação de técnicas de linearização como a degeneração de fonte, o par pseudo-diferencial e o par diferencial duplo. Transistores operando na região linear foram utilizados como fonte de corrente de polarização para substituir os resistores de degeneração e, além disso, para permitir a flexibilidade da frequência de corte do filtro através do controle contínuo dado em função das tensões aplicadas no terminal de gate. As simulações em nível de esquemático indicaram que o filtro com reconfiguração contínua opera com frequências de corte na faixa de 2,5 a 10 MHz, consumindo de 5,83 a 9,04 mW. O aumento da linearidade foi alcançado: o mínimo valor de IIP3 apresentado foi de 4,72 dBm e o máximo de 17,2 dBm. Em contrapartida, o uso de um par diferencial duplo resultou no aumento do ruído gerado pelo próprio circuito. No entanto, os dois filtros projetados demonstraram um nível de performance similares a de trabalhos publicados recentemente na literatura. As frequências de corte dos projetos aqui apresentados são utilizadas em sistemas de comunicações móveis como o WCDMA, HSPA, LTE e WiMAX.
Abstract: This work presents the design of two reconfigurable Gm-C low-pass filters for multi-standard zero-IF receivers developed in a 180 nm CMOS process with 1.8 V power supply. The first one is composed by a series of parallel OTAs (Operational Transconductance Amplifiers) activated or deactivated by two control bits to achieve bandwidth exibility. Four operation modes are possible with this arrange. Post-layout simulations indicate that the designed filter achieves cutoff frequencies of 2.54/5.11/7.68/10.29 MHz with power consumption between 10.27 to 12.29 mW. However, the circuit achieved low linearity (IIP3 < 4 dBm) and the power scalability was negatively affected due to the high power consumption of the common-mode control circuit (CMFB). This digitally reconfigurable filter was prototyped and measured. The second filter was designed aiming the improvement of linearity and reduction of power consumption. Thus, a transconductor was implemented as the basic cell using some linearization techniques: source degeneration, pseudo-differential pair and double differential pair. Triode-region transistors were employed as current sources to replace the degenerated resistors and to provide continuous control of cutoff frequencies by changing the voltage applied on it's gates. Schematic simulations indicate that this continuous reconfigurable filter works with cutoff frequencies in the range of 2.5 to 10 MHz, consuming 5.83 to 9.04 mW. Linearity improvement was achieved: the minimum and maximum IIP3 was 4.72 dBm and 17.2 dBm, respectively. In the other hand, the use of a double dfferential pair resulted in the increase of filter's noise. Nevertheless, both designed filters presented a similar performance when compared to recent related works available in the literature. The designed filters can be applied in receivers of mobile communication systems like WCMDA, HSPA, LTE and WiMAX.
Palavras-chave: Telecomunicações
Circuitos
Rádio
Receptores
Filtros
Amplificadores
CMOS
Telecommunications
Circuits
Radio
Receivers
Filters
Amplifiers
CNPq: CNPQ::ENGENHARIAS
Idioma: por
País: Brasil
Editor: Universidade Federal do Pampa
Sigla da Instituição: UNIPAMPA
Campus: Campus Alegrete
Citação: OLIVEIRA, Mateus Cesar Santos de. Filtros reconfiguráveis em tecnologia CMOS para circuitos receptores de RF Multi-Padrão. 87p. 2017. Trabalho de Conclusão de Curso (Graduação em Engenharia de Telecomunicações) – Universidade Federal do Pampa, Campus Alegrete, Alegrete, 2017.
Tipo de Acesso: Acesso Aberto
URI: http://dspace.unipampa.edu.br:8080/jspui/handle/riu/1934
Data do documento: 20-Jun-2017
Aparece nas coleções:Engenharia de Telecomunicações

Arquivos associados a este item:
Arquivo Descrição TamanhoFormato 
Mateus Cesar Santos de Oliveira - 2017.pdf14.14 MBAdobe PDFVisualizar/Abrir


Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.