Use este identificador para citar ou linkar para este item:
https://repositorio.unipampa.edu.br/jspui/handle/riu/3694| Tipo: | Trabalho de Conclusão de Curso |
| Título: | Investigando paradigmas de programação paralela sobre o MPSoC HeMPS |
| Autor(es): | Lopes, Geaninne Marchezan do Nascimento |
| Primeiro Orientador: | Mello, Aline Vieira de |
| Resumo: | Um Sistema Multiprocessado no Chip MPSoC é um sistema composto por vários elementos de processamento (PEs). Trata-se de uma tecnologia que permite a execução de múltiplas tarefas em paralelo, tal como computadores multicore. Entretanto, diferentemente desses computadores com poucos núcleos, um MPSoC tende a possuir centenas de PEs. Geralmente a comunicação entre os PEs de um MPSoC é implementada via mensagens, as quais são transmitidas através dos canais de uma Rede Intra-Chip (NoC). Devido a semelhança estrutural, acredita-se que os mesmos modelos empregados na programação de máquinas paralelas (clusters e Unidades de Processamento Gráfico (GPUs)) podem ser empregados em MPSoCs. Dentre eles, pode-se citar: Mestre-Escravo; Pipeline; Fases Paralelas; e Divisão e Conquista. Neste contexto, o presente trabalho tem como proposta investigar o emprego de paradigmas de programação paralela no desenvolvimento de aplicações para MPSoCs. Para este propósito, foram implementadas aplicações Multiplicação de Matrizes, Manipulação de Imagens e Padrão de Criptografia Avançada (AES) nos paradigmas Mestre-Escravo, Pipeline e Divisão e Conquista. Adicionalmente, foi proposta uma ferramenta, denominada HeMPS Parallel Programming, com o objetivo de auxiliar o programador na paralelização das aplicações. Dois critérios foram considerados para a comparação entre os paradigmas: tempo de execução e consumo de energia dos processadores. Os resultados obtidos permitiram concluir que Pipeline foi o paradigma que apresentou melhor desempenho e menor consumo de energia para a aplicação Manipulação de Imagens. No entanto, seus resultados foram piores do que os obtidos pela versão sequencial. Assim, não justificando a adoção de paralelismo para o tamanho de imagens simuladas. Já o paradigma Mestre-Escravo apresentou melhor desempenho e menor consumo de energia para as aplicações Multiplicação de matrizes e AES para os tamanhos de entrada simulados. No entanto, o paradigma Divisão e Conquista tende a ter melhores resultados de tempo de execução para as aplicações Multiplicação de matrizes e AES quando o tamanho da entrada aumentar. |
| Abstract: | A Multiprocessor System on the Chip MPSoC is a system composed of several processing elements PEs. It is a technology that allows the execution of multiple tasks in parallel, such as multicore computers. However, unlike those computers with few cores, a MPSoC tends to have hundreds of PEs. Generally the communication between the PEs of na MPSoC is implemented via messages, which are transmitted through the channels of na Intra-Chip Network (NoC). Due to the structural similarity, it is believed that the same models used in the programming of parallel machines (clusters and Graphics Processing Units (GPUs)) can be used in MPSoCs. Among them, we can mention: Master-Slave; Pipeline; Parallel Phases; and Divide and Conquer. In this context, the present work aims to investigate the use of parallel programming paradigms in the development of applications for MPSoCs. For this purpose, Matrix Multiplication, AES, and Image Manipulation applications were implemented in the Master-Slave, Pipeline and Divide and Conquer paradigms. In addition, a tool, called HeMPS Parallel Programming, was proposed with the objective of assisting the programmer in the parallelization of applications. Two criteria were considered for the comparison between the paradigms: execution time and consumption of energized processors. The results obtained allowed to conclude that Pipeline was the paradigm that presented better performance and lower power consumption for the Image Manipulation application. However, their results were worse than those obtained by the sequential version. Thus, not justifying the adoption of parallelism for the size of simulated images. Already the Master-Slave paradigm presented better performance and lower energy consumption for the Matrix Multiplication and AES applications for the simulated input domains. However, the Divide and Conquer paradigm tends to have better run-time results for Matrix Multiplication and AES applications when the input size increases. |
| Palavras-chave: | Ciência da computação MPSoC Programação paralela Computer science Parallel programming |
| CNPq: | CNPQ::CIENCIAS EXATAS E DA TERRA |
| Idioma: | por |
| País: | Brasil |
| Editor: | Universidade Federal do Pampa |
| Sigla da Instituição: | UNIPAMPA |
| Campus: | Campus Alegrete |
| Citação: | LOPES, Geaninne Marchezan do Nascimento. Investigando paradigmas de programação paralela sobre o MPSoC HeMPS. Orientador: Aline Vieira de Mello. 85 p. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) – Universidade Federal do Pampa, Campus Alegrete, Alegrete, 2018. |
| Tipo de Acesso: | Acesso Aberto |
| URI: | http://dspace.unipampa.edu.br:8080/jspui/handle/riu/3694 |
| Data do documento: | 5-Dez-2018 |
| Aparece nas coleções: | Ciência da Computação |
Arquivos associados a este item:
| Arquivo | Descrição | Tamanho | Formato | |
|---|---|---|---|---|
| Geaninne Marchezan do Nascimento Lopes - 2018.pdf | 3.28 MB | Adobe PDF | Visualizar/Abrir |
Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.