???jsp.display-item.identifier???
https://repositorio.unipampa.edu.br/jspui/handle/riu/4725
???org.dspace.app.webui.jsptag.ItemTag.full???
???org.dspace.app.webui.jsptag.ItemTag.dcfield??? | ???org.dspace.app.webui.jsptag.ItemTag.value??? | ???org.dspace.app.webui.jsptag.ItemTag.lang??? |
---|---|---|
dc.contributor.advisor1 | Ramos, Fábio Luís Livi | - |
dc.creator | Bonatto, Luana Vieira Martinez | - |
dc.date.accessioned | 2020-01-16T13:46:03Z | - |
dc.date.available | 2020-01-15 | - |
dc.date.available | 2020-01-16T13:46:03Z | - |
dc.date.issued | 2016-11-12 | - |
dc.identifier.citation | BONATO, Luana Vieira Martinez.Desenvolvimento de arquiteturas digitais para o módulo de transformadas, segundo o padrão HEVC de codificação de vídeo. 74 p. 2016. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) – Universidade Federal do Pampa, Campus Bagé, Bagé, 2016. | pt_BR |
dc.identifier.uri | http://dspace.unipampa.edu.br:8080/jspui/handle/riu/4725 | - |
dc.description.abstract | There has been an increasing demand for higher quality video, considering the high amount of electronic devices that process digital video, resulting in increasingly high resolutions. For that purpose, video coding techniques are used, which have as main goal the reduction of the required representation to process a digital video, implying in no loss of the visual quality of the transmitted and stored video. This work proposes a 1-D architecture Transform module (Discrete Cosine Transform) of the H.265 (HEVC) digital video encoder. Furthermore, the proposed work implements a digital hardware structure able to process all the four sizes (4x4, 8x8, 16x16 and 32x32) of residual matrixes, by using a purely combinational fashion. As result, energetic efficiency is achieved by inserting a low-power technique, based on a statistical analysis of the use of these transforms when playing real videos segments, without significant prejudice to the architecture performance. The functional validation was made using Mentor Graphics software Modelsim, and the frequency, area and power consumption results were obtained for ASIC 65 nm ST gate library synthesis, using Cadence RTL Compiler tool. | pt_BR |
dc.language | por | pt_BR |
dc.publisher | Universidade Federal do Pampa | pt_BR |
dc.rights | Acesso Aberto | pt_BR |
dc.subject | codificação de vídeo | pt_BR |
dc.subject | HEVC | pt_BR |
dc.subject | transformadas | pt_BR |
dc.subject | DCT | pt_BR |
dc.subject | baixo consumo energético | pt_BR |
dc.subject | video coding | pt_BR |
dc.subject | transforms | pt_BR |
dc.subject | DCT | pt_BR |
dc.subject | low-power | pt_BR |
dc.title | Desenvolvimento de arquiteturas digitais para o módulo de transformadas, segundo o padrão HEVC de codificação de vídeo | pt_BR |
dc.type | Trabalho de Conclusão de Curso | pt_BR |
dc.contributor.referee1 | Ramos, Fábio Luís Livi | - |
dc.contributor.referee2 | Domingues Júnior, Julio Saraçol | - |
dc.contributor.referee3 | Neves, Bruno Silveira | - |
dc.publisher.initials | UNIPAMPA | pt_BR |
dc.publisher.country | Brasil | pt_BR |
dc.subject.cnpq | CNPQ::ENGENHARIAS | pt_BR |
dc.description.resumo | Com o aumento significativo de tecnologias que fazem uso de vídeo digital, a codificação de vídeo surge dando suporte ao armazenamento e transmissão desse tipo de dado. As técnicas de codificação de vídeo apresentam como objetivo principal, reduzir a representatividade necessária para processar um vídeo, de maneira que esse processo não prejudique a qualidade visual do mesmo. Sendo assim, este trabalho apresenta o desenvolvimento de uma arquitetura para o Módulo de Transformada Discreta do Cosseno (DCT – Discrete Cosine Transform) 1-D (1-Dimensão) do codificador de vídeo digital do padrão H.265 (HEVC). Dessa maneira, esta proposta consiste na implementação de uma estrutura em hardware digital que seja capaz de processar os multi-tamanhos (4x4, 8x8, 16x16 e 32x32) de matrizes residuais, por meio de um desenvolvimento puramente combinacional. Como resultado, busca-se ganho de eficiência energética com a inserção de uma técnica de baixo consumo, baseada na análise do comportamento estatístico do uso das transformadas em sequência reais de vídeo, sem prejuízos consideráveis para o desempenho da arquitetura. Para a validação funcional é utilizado o software ModelSim da Mentor Graphics, e resultados de frequência, área e consumo de energia são obtidos por meio da síntese ASIC para a biblioteca de 65nm da ST, utilizando a ferramenta RTL Compiler da Cadence. | pt_BR |
dc.publisher.department | Campus Bagé | pt_BR |
???org.dspace.app.webui.jsptag.ItemTag.appears??? | Engenharia de Computação |
???org.dspace.app.webui.jsptag.ItemTag.files???
???org.dspace.app.webui.jsptag.ItemTag.file??? | ???org.dspace.app.webui.jsptag.ItemTag.description??? | ???org.dspace.app.webui.jsptag.ItemTag.filesize??? | ???org.dspace.app.webui.jsptag.ItemTag.fileformat??? | |
---|---|---|---|---|
TCC_2016_2_Luana_Bonatto.pdf | 2.1 MB | Adobe PDF | ???org.dspace.app.webui.jsptag.ItemTag.view??? |
???jsp.display-item.copyright???