Por favor, use este identificador para citar o enlazar este ítem: https://repositorio.unipampa.edu.br/jspui/handle/riu/4631
Tipo: Trabalho de Conclusão de Curso
Título : Especulando a arquitetura do processador MIPS para filtros FIR
Autor(es): Mota, Guilherme Marques da
Primeiro Orientador: Pinho, Leonardo Bidese de
Coorientador: Tavares, Reginaldo da Nóbrega
1° Membro da banca: Pinho , Leonardo Bidese de
2° Membro da banca: Neves , Bruno Silveira
3° Membro da banca: Ourique, Fabrício de Oliveira
Resumo: Neste trabalho é feita uma especulação da arquitetura do processador MIPS usando uma descrição VHDL. Esta especulação tem como alvo um algoritmo de um filtro DSP, mais especificamente, um filtro FIR definido para atenuação das frequências da voz humana em uma música. Para realizar a especulação, é adotada, como referência, uma implementação em VHDL de uma organização MIPS pipeline minimalista do ponto de vista do subconjunto de instruções suportado e sem coprocessadores, obtida em um site de repositórios de projetos de hardware. Partindo do projeto minimalista de referência e do estudo da aplicação, é incluído suporte em hardware para outras instruções complementares. Além da especulação no subconjunto de instruções, o trabalho foca a avaliação de alternativas que supram a ausência do coprocessador de ponto flutuante, tendo em vista que a aplicação necessita a utilização de números do conjunto dos números reais e o processador MIPS adota usualmente ponto flutuante para operações desse conjunto. Em particular, num primeiro momento, é verificada a aplicabilidade, na perspectiva de consumo de ALUTs versus desempenho, da emulação do ponto flutuante através da conversão para aritmética de ponto fixo. Num segundo momento são criados softwares para carregamento dos dados para memória do processador já no formato de ponto fixo e acrescentada uma nova instrução para otimização do processador. Além disso, é usada uma metodologia para validação do processador juntamente ao algoritmo do filtro e um conjunto de experimentos para validação da síntese no FPGA.
Resumen : This work provides a speculation of MIPS processor architecture using a VHDL description. The speculation has as target a DSP filter algorithm, more specifically, a FIR filter applied to frequency attenuation of the human voice in a song. To perform such speculation, an implementation in VHDL of a minimalist MIPS pipeline organization is adopted, corresponding to a small subset of instructions supported without coprocessors, obtained from a hardware design repository site. From the minimalist design reference and the study of the application, complementary hardware support is included for other key instructions required for the application. Besides the instruction set speculation itself, this work focus also on evaluation of alternatives that fill the lack of a floating point coprocessor, in the perspective that the target application needs to operate on the set of real numbers and that the MIPS processors usually adopts floating point operations to execute such kind of work. In particular, at first, is checked the applicability of floating point emulation conversion to fixedpoint arithmetic, based on a comparison of ALUTs consumption versus performance. In a second phase, software is developed for uploading data to processor's memory already in the fixed-point format. Moreover, ISA is extended with a new instruction to optimize processor performance regarding the target voice suppression application. In addition, a methodology is proposed and evaluated to validate the efficiency of the filter algorithm applied to voice suppression in a given music and a set of basic experiments to demonstrate the correctness of the FPGA synthesis of the speculated MIPS architecture.
Palabras clave : Descrição de hardware
Especulação da arquitetura do conjunto de instruções
Processador MIPS
Filtro FIR
VHDL
Síntese em FPGA
Supressão de voz
Hardware description
ISA speculation
MIPS processor
FIR filter
FPGA synthesis
Voice supression
CNPQ: CNPQ::ENGENHARIAS
Idioma: por
metadata.dc.publisher.country: Brasil
Editorial : Universidade Federal do Pampa
Sigla da Instituição: UNIPAMPA
Campus: Campus Bagé
Citación : MOTA, Guilherme Marques da. Uma ferramenta de roteamento de circuitos integrados dirigida para a redução de dobras e vias. 82 p. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) – Universidade Federal do Pampa, Campus Bagé, Bagé, 2011.
Tipo de acesso: Acesso Aberto
URI : http://dspace.unipampa.edu.br:8080/jspui/handle/riu/4631
Fecha de publicación : 17-dic-2011
Aparece en las colecciones: Engenharia de Computação

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
TCC_2011_2_Guilherme_Mota.pdf1.82 MBAdobe PDFVisualizar/Abrir


Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.