???jsp.display-item.identifier???
https://repositorio.unipampa.edu.br/jspui/handle/riu/991
???org.dspace.app.webui.jsptag.ItemTag.full???
???org.dspace.app.webui.jsptag.ItemTag.dcfield??? | ???org.dspace.app.webui.jsptag.ItemTag.value??? | ???org.dspace.app.webui.jsptag.ItemTag.lang??? |
---|---|---|
dc.contributor.advisor1 | Girardi, Alessandro Gonçalves | - |
dc.creator | Feil, Dion Lenon Prediger | - |
dc.date.accessioned | 2017-02-13T16:38:17Z | - |
dc.date.available | 2017-02-13T16:38:17Z | - |
dc.date.issued | 2013-03-08 | - |
dc.identifier.uri | http://dspace.unipampa.edu.br/jspui/handle/riu/991 | - |
dc.description.abstract | The constant advancement of the manufacturing processes of integrated circuits has ena-bled the development of computational systems increasingly complex. Currently has been highlighting the embedded systems that gain space and market in products of electronics con-sumer. This work presents the proposal an architecture for a Dedicated Processor for execut-ing a set of instructions of form native of the language Lua 5.1, without the need use Lua virtual machine. The processor aims applications where the requirement of area is fundamen-tal, as embedded systems or systems integrated on a single chip - System on a Chip (SoC), and where it is not necessary to use powerful processors, in other words, whose applications are simple. Initially, after a literature review, where is presented characteristics of embedded systems and the Lua language, besides showing the formats and types of Lua instructions, a test program is presented in order to define a set of instructions to be implemented in the ded-icated processor. After is made the description organizational of processor, where is presents the element or group of elements required to implement the instruction set defined from the test program. Following are presented the data paths for each instruction defined previously. The results shown are the results of logic synthesis processor. The software used for logic synthesis was the Quartus II 9.1 Web Edition from Altera Corporation, and the synthesis was performed for the device Cyclone II FPGA EP2C35F672C6. Finally, in appendix is showed the code generated code after compiling test program, that was been described in language Lua. | en |
dc.description.abstract | Electrical engineering | en |
dc.description.abstract | Integrated circuits | en |
dc.description.abstract | Embedded systems | en |
dc.description.abstract | Hardware | en |
dc.format.mimetype | pt_BR | |
dc.language.iso | por | pt_BR |
dc.publisher | Universidade Federal do Pampa | pt_BR |
dc.rights | Attribution-NonCommercial-NoDerivs 3.0 Brazil | * |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/3.0/br/ | * |
dc.subject | Engenharia elétrica | - |
dc.subject | Circuitos integrados | - |
dc.subject | Sistemas embarcados | - |
dc.subject | Hardware | - |
dc.title | Implemetação em hardware da máquina virtual lua | pt_BR |
dc.type | Trabalho de Conclusão de Curso | pt_BR |
dc.subject.cnpq | CNPQ::ENGENHARIAS | - |
dc.description.resumo | O constante avanço dos processos de fabricação de circuitos integrados tem possibilitado o desenvolvimento de sistemas computacionais cada vez mais complexos. Atualmente vem se destacando os sistemas embarcados que ganham espaço e mercado em produtos de eletrônica de consumo. Este trabalho apresenta a proposta de uma arquitetura para um Processador Dedicado para a execução de um conjunto de instruções de forma nativa da linguagem Lua 5.1, sem a necessidade de uso da máquina virtual Lua. O Processador visa aplicações onde o requisito de área é fundamental, como sistemas embarcados ou sistemas integrados em um único circuito integrado - System on a Chip (SoC), e onde não seja necessário o uso de processadores potentes, ou seja, cujas aplicações são simples. Inicialmente, após uma revisão bibliográfica, onde são apresentadas características dos sistemas embarcados e da linguagem Lua, além de mostrar as instruções Lua e seus tipos formatos, um Programa Teste é apresentado a fim de se definir um conjunto de instruções a serem implementadas no Processador Dedicado. Após é feito a descrição organizacional do processador, onde são apresentados os elementos ou conjunto de elementos necessários para a implementação do conjunto de instruções defini-das a partir do Programa Teste. Na sequência são apresentados os caminhos de dados para cada instrução definida anteriormente. Os resultados apresentados são resultados da síntese lógica do Processador. O software utilizado para a síntese lógica foi o Quartus II 9.1 Web Edition da Altera Corporation, e a síntese foi realizada para o dispositivo FPGA Cyclone II EP2C35F672C6. Por fim, no apêndice consta o código gerado a pós a compilação do código do Programa Teste, o qual foi descrito em linguagem Lua. | pt_BR |
dc.rights.licence | Acesso Aberto | pt_BR |
dc.publisher.department | Campus Alegrete | - |
???org.dspace.app.webui.jsptag.ItemTag.appears??? | Engenharia Elétrica |
???org.dspace.app.webui.jsptag.ItemTag.files???
???org.dspace.app.webui.jsptag.ItemTag.file??? | ???org.dspace.app.webui.jsptag.ItemTag.description??? | ???org.dspace.app.webui.jsptag.ItemTag.filesize??? | ???org.dspace.app.webui.jsptag.ItemTag.fileformat??? | |
---|---|---|---|---|
Implemetação em hardware da máquina virtual lua.pdf | 1.64 MB | Adobe PDF | ???org.dspace.app.webui.jsptag.ItemTag.view??? |
???jsp.display-item.text3??? ???jsp.display-item.license???